集成电路101

晶体管数量的指数大爆炸，使得集成电路可以容纳更多、更复杂的运算单元和更大的存储空间。而晶体管数目能够呈指数增长的一大原动力来自于晶体管尺寸的不断缩小(Device Scaling)。我们在购买处理器时常常会听到22纳米，14纳米等词汇，这指的是半导体器件在当前制造精度允许下的最小尺寸，因此可以直接反映出晶体管的大小。上文提到的Intel 4004采用的是10微米的制程，而Sandy Bridge架构则采用了32纳米的制程（1微米=1000纳米），二者相差三个数量级。这还要归功于半导体理论、材料科学、加工工艺、光学技术等多个学科与工程技术的不断发展与革新。

晶体管尺寸的缩小还大大减少了运算的延迟，提高了集成电路的运行速度。集成电路的时钟频率(clock frequency) 是其运行速度的重要指标之一，形象一点来讲可以理解为处理器的心率。Intel 4004的时钟频率为500KHz，即1秒钟内“心脏”可以跳五十万次。而仅仅40年后，Sandy Bridge架构Core-i7处理器的时钟频率最高可达到3.4GHz(1GHZ = 1,000MHz=1,000,000KHz)。数量和速度的结合，让集成电路的性能也呈指数级增长。

2. 摩尔定律之“死”

虽有古语云：“一尺之棰，日取其半，万世不竭”，但在现实世界中，晶体管是有其极限的。事实上，从近几年的数据来看，芯片的发展已经渐渐偏离了摩尔定律所预设的轨迹——我们已经离晶体管的极限越来越近了。

第一个极限来自于物理维度上的限制。晶体管的开与关是通过晶体管栅极(Gate)上电压的改变来控制的。随着晶体管尺寸的不断缩小，栅极氧化层(Gate Oxide)的厚度也逐渐减少到了如今的1-2纳米，这直接导致了愈发明显的量子穿隧效应(Gate Oxide Tunneling)。因其机理略微复杂，在此不做详述。但总而言之它会使晶体管变得难以控制甚至根本无法工作，同时大大增加电路的漏电功耗(leakage power)。而且即使量子效应所带来的种种问题能被克服，我们也不可能把厚度降到0.2纳米以下——因为那是一个硅原子的厚度。你不会想要切割一个原子，毕竟我们要造的是芯片，不是核弹（黄仁勋：？？？）。

第二个极限，则来自于功耗墙(power wall)。有心的朋友可能会发现，近几年来市面上销售的处理器的时钟频率并没有什么太大提升，以桌面处理器为例，其频率始终处在3-4GHz的范围。这背后最大的元凶便是功耗。对于桌面设备或者服务器，高功耗会大大增加散热的成本，过于集中的热量甚至会使得部分晶体管根本无法被启动；对于移动设备，高功耗则是续航能力的头号天敌。从下图不难看出，处理器的设计功耗（Typical Power, 橙色线条）在2005年之后就几乎停滞不前了。而也正是由于功耗的限制，处理器的设计者们把目光从提升时钟频率（Frequency, 绿色线条）和单线程性能（Single-thread Performance, 蓝色线条），转向了多核心的发展（Number of Cores， 黑色线条）。

读到此处，很多人心中不免会有疑问：堆放更多的核心不是应该会让功耗变得更大吗，为什么反倒成了解决功耗问题的手段？这是因为，在同样的制程下，处理器的功耗和单线程性能并非简单的线性关系，提升30%单线程性能的代价很可能是额外一倍的功耗。举个例子，假设一匹马拉2吨的货物需要喂100斤饲料，而拉1吨的货物只需要20斤饲料。那么如果我们有两匹马，让每匹马拉1吨的货物，只要40斤饲料就能拉动2吨的货物。多核心正是利用了这种非线性的关系，缓解了单核性能难以提升困局。

然而不幸的是，多核心所带来的效益终究是有限的。包子可以十个一起蒸，但是只能一个一个吃，同样的道理在计算领域也是适用的。多核心只能优化计算任务中可以并行执行的部分，对于必须顺序执行的部分则毫无裨益。而现实世界中并不存在能够完全并行的计算任务，因此多核心对于性能的提升是有限度的。这便是Amdahl's law的由来。

图中的横坐标表示处理器的数量，纵坐标代表加速比，不同颜色的线条表示一个计算任务中有多少比例可以被并行执行。不难看出，即便有95%的任务可以被并行执行，不论我们放上多少颗处理器，速度的提升也不可能超过20倍。因此提升核心数量的边际效益是在不断减小的。

正是由于不断逼近的物理极限、难以逾越的功耗墙、不可持续的多核心等等原因，持续近半个世纪的光辉正在渐渐消散，摩尔定律已基本被学术界判了死刑。

3.  超越摩尔(More than Moore)

摩尔定律的失效并不意味着集成电路的性能将会止步不前，晶体管尺寸的缩小和数量的增加不是提高性能的唯一手段。在后摩尔定律时代，我们仍然有许多方法来延续奇迹。由于篇幅限制，这里只列举两个较为经典的例子。

i) 通用与专用

CPU、GPU、NPU……相信很多人都会好奇，它们之间究竟有什么区别？这就涉及到芯片设计的两个概念了——通用与专用。我们平时最常听到的CPU，便是一种通用处理器(General Purpose Processor)。你可以把它理解为一把功能齐全的瑞士军刀，足以高效地满足日常任务的需求。而GPU、NPU则属于专用处理器，更专业的说法是ASIC (Application Specific Integrated Circuit)。它们是为了特定任务而生，因此可以理解为一把锯子，或者一个电钻。用瑞士军刀砍树枝，并非不可能，只是速度远远不比用锯子来得快；相反的，用锯子去开啤酒瓶盖，自然也比不上直接用瑞士军刀的开瓶器。以最近火爆的人工智能为例，各式各样的算法归根结底都要依赖于海量的矩阵运算。对于通用处理器，由于其只提供最基础、通用的加减乘除指令，完成一个简单的矩阵运算可能需要几十条甚至上百条指令。而一颗专为人工智能打造的芯片，譬如近来概念炒得飞起的"NPU", 则一定会有为矩阵运算量身定做的运算单元，可能一条指令就可以完成一个矩阵乘法。因此对于人工智能的任务，NPU比CPU快上几十倍上百倍是非常正常的，毕竟人家是吃这口饭的。可是你要让NPU跑一个操作系统，很抱歉，臣妾做不到啊，不仅效率相差十万八千里，而且有些操作根本无法实现。